JTAG Boundary Scan für PCB- und Produktionstests

Prüftechnische Herausforderungen

• Konventionelle Funktionstests werden durch Firmware, Schnittstellenzugänglichkeit und Testabläufe begrenzt und können deshalb nicht jede Leiterplattenverbindung oder interne Gerätefunktion direkt abdecken.
• Eingeschränkter Zugriff auf Firmware oder projektspezifische Schnittstellen kann die mit konventionellem FCT erreichbare Testabdeckung begrenzen.
• Mit kleineren Leiterplatten, mehr BGA-Bauteilen und höherer Packungsdichte stehen häufig weniger physische Testpunkte zur Verfügung.
• Komplexe Logik- und Speicherbausteine wie FPGA, DDR und Flash erfordern zusätzliche Teststrategien auf Bauteil- und Verbindungsebene.
• Boundary Scan sollte mit ICT/FCT, Vorrichtungen und Automatisierung zusammenarbeiten, statt separate Testinseln und doppelte Betriebsmittel zu erzeugen.

Systemansatz

• Den Zustand der zu prüfenden Leiterplatte über die standardisierte JTAG-Schnittstelle steuern und Board-Level-Verbindungs-, Pin- und Logikpfadtests ausführen.
• Boundary-Scan-Teststrategien und Testabdeckungsziele auf Basis von IEEE 1149.x, BSDL-Modellen und Produkt-Netzlisten entwickeln.
• Ergänzende Boundary-Scan-Teststrategien innerhalb freigegebener Testzugänge einsetzen, um Testlücken zu schließen, die mit konventionellem Funktionstest aufgrund eingeschränkter Firmware- oder Schnittstellenzugänglichkeit schwer abzudecken sind.
• Die Abhängigkeit von physischen Testpunkten durch scanbasierte Tests reduzieren, insbesondere bei BGA-, hochdichten und platzbeschränkten Leiterplatten.
• Testalgorithmen für FPGA-, DDR- und Flash-bezogene Prüfumfänge entwickeln und unterstützte Peripherieschaltungen wie ADC- und Optokoppler-Schaltungen in das Testkonzept einbeziehen.
• Boundary Scan in ICT/FCT, automatisierte Prüfvorrichtungen, Testsoftware und Rückverfolgbarkeit integrieren, um einheitliche Abläufe und Berichte zu ermöglichen.

Prüffunktionen

Software und Produktionsintegration

• Boundary-Scan-Testkonzept und Analyse der Testabdeckung
• Auslegung von JTAG-Schnittstelle, Interface-Board, Prüfvorrichtung und Testkabelsatz
• Konfiguration von BSDL, Netzliste und Testvektoren
• Entwicklung von Testalgorithmen für FPGA-, DDR-, Flash- und unterstützte Peripherieschaltungen
• ICT/FCT-Integrationsschnittstellen, Automatisierungsabläufe und Berichtsvorlagen
• Lieferung manueller, halbautomatischer oder vollautomatischer Prüfsysteme
• Auswahl und Integration SDK-gestützter Lösungen

Nutzen für Produktion und Test Engineering

• Erhöht die Testabdeckung für PCB-Verbindungen, BGA-Baugruppen und komplexe digitale Logik.
• Reduziert die Abhängigkeit von physischen Testpunkten und unterstützt hochdichte, miniaturisierte oder testpunktarme PCB-Designs.
• Ergänzt ICT/FCT dort, wo Firmware-, Schnittstellen- oder interne Logikzugänge die funktionale Testabdeckung begrenzen.
• Kann eigenständig betrieben oder in bestehende ICT/FCT-Systeme integriert werden und erleichtert damit die Einführung in Produktionslinien.
• Verbindet Software, Hardware, Prüfvorrichtung und Automatisierung zu einer wartbaren und rückverfolgbaren Produktionstestplattform.

Technischer Rahmen

Kerntechnologie

JTAG, Boundary Scan Test und IEEE 1149.x

Geeignete Baugruppen

Hochdichte PCBs, BGA-Baugruppen, FPGA-Baugruppen, DDR-/Flash-bezogene Schaltungen und Leiterplatten mit begrenzten Testpunkten

Integrationsform

Eigenständiges Boundary-Scan-System oder integrierter Betrieb mit ICT/FCT, ATE und automatisierten Prüfstationen

Lieferform

Manuelle, halbautomatische, vollautomatische sowie SDK-gestützte Lösungen